


SEMICONDUCTOR LIGHT-EMITTING DEVICE AND MANUFACTURE THEREOF

Publication number: JP11220167
Publication date: 1999-08-10
Inventor: FUKUDA YASUHIKO
Applicant: MATSUSHITA ELECTRONICS CORP
Classification:
- international: **H01L33/00; H01L33/00; (IPC1-7): H01L33/00**
- european:
Application number: JP19980021799 19980203
Priority number(s): JP19980021799 19980203

Report a data error here

Abstract of JP11220167

PROBLEM TO BE SOLVED: To provide a semiconductor light-emitting device, wherein uniformizing of the attitude of light-emitting elements causes stable light-orientation property and less molding processes leads to improved productivity. **SOLUTION:** A semiconductor light-emitting element 1 of flip-chip type is mounted on a Zener diode 7 for electrostatic protection, and p-side and n-side electrodes 3 and 2 of the semiconductor light-emitting element 1 are connected for conduction, to electrodes 7b and 7a of the Zener diode 7, with a surface of a side opposite to the mounting surface side as a main light extracting surface. Here, the p-side and p-side electrodes 3 and 2 are formed on the surfaces of a p-type layer 1c and n-type layer 1b of the semiconductor light-emitting element 1, respectively, and depending on the thickness of these electrodes 3 and 2, a gap with out shorting interference among the semiconductor light-emitting element 1, the mounting surface, and its electrode is formed.



Data supplied from the esp@cenet database - Worldwide

(51) Int.Cl.⁶

H 01 L 33/00

識別記号

F I

H 01 L 33/00

C

審査請求 未請求 請求項の数 6 O L (全 6 頁)

(21)出願番号 特願平10-21799

(22)出願日 平成10年(1998)2月3日

(71)出願人 000005843

松下電子工業株式会社

大阪府高槻市幸町1番1号

(72)発明者 福田 康彦

大阪府高槻市幸町1番1号 松下電子工業

株式会社内


(74)代理人 弁理士 滝本 智之 (外1名)

(54)【発明の名称】 半導体発光装置及びその製造方法

(57)【要約】

【課題】 発光素子の姿勢の均一化によって配光性を安定させるとともに成形工数も少なくして生産性の向上が可能な半導体発光装置の提供。

【解決手段】 静電保護用のツェナーダイオード7にフリップチップ型の半導体発光素子1を搭載し、この半導体発光素子1のp側及びn側の電極3, 2をツェナーダイオード7の電極7b, 7aに導通接続し、搭載面側と反対側の面を主光取出し面とする半導体発光装置において、p側及びn側の電極3, 2を、半導体発光素子1のp型層1c及びn型層1bのそれぞれの表面に金属蒸着膜によって形成し、これらの電極3, 2の厚さによって半導体発光素子1と搭載面及びその電極との間に短絡干渉がない隙間を形成する。



【特許請求の範囲】

【請求項1】 基板またはリードフレーム等の基材の搭載面にフリップチップ型の半導体発光素子を搭載し、この半導体発光素子のp側及びn側の電極を搭載面側の対応する電極に導通接続し、前記搭載面側と反対側の面を主光取出し面とするGaN系の半導体発光装置において、前記p側及びn側の電極を、前記半導体発光素子のp型層及びn型層のそれぞれの表面に金属蒸着膜によって形成し、これらの電極の厚さによって半導体発光素子と搭載面及びその電極との間に短絡干渉がない隙間を形成可能としてなる半導体発光装置。

【請求項2】 前記p側及びn側の電極の厚さを10～20μmとしてなる請求項1記載の半導体発光装置。

【請求項3】 前記p側及びn側の電極をそれぞれTiとAuとの積層膜とし、前記搭載面側の対応する電極をAuとSnとの合金としてなる請求項1または2記載の半導体発光装置。

【請求項4】 前記基板の上に静電気保護素子を搭載して前記基材に導通させ、前記静電気保護素子の上に前記半導体発光素子をp側及びn側の電極が逆極性となる関係として搭載接合してなる請求項1から3のいずれかに記載の半導体発光装置。

【請求項5】 請求項1～4のいずれかに記載の半導体発光装置の製造方法であって、前記p側及びn側の電極を搭載面側の対応する電極に対して300～350℃の温度雰囲気で加熱圧着して半導体発光素子を搭載面に接合する半導体発光装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、たとえば青色発光ダイオード等の光デバイスに利用される窒化ガリウム系化合物を利用したフリップチップ型の半導体発光装置に係り、特に配光性の向上を可能とした半導体発光装置及びその製造方法に関する。

【0002】

【従来の技術】GaN, GaAlN, InGaN及びInAlGaN等の窒化ガリウム系化合物の半導体の製造では、その表面において半導体膜を成長させるための結晶基板として、一般的には絶縁性のサファイアが利用される。このサファイアのような絶縁性の結晶基板を用いる場合には、結晶基板側から電極を出すことができないので、半導体層に設けるp, nの電極は結晶基板と対向する側の一面に形成されることになる。

【0003】たとえば、GaN系化合物半導体を利用した発光素子は、絶縁性の基板としてサファイア基板を用いてその上面にn型層及びp型層を有機金属気相成長法によって積層形成し、p型層の一部をエッチングしてn型層を露出させ、これらのn型層とp型層のそれぞれにn側電極及びp側電極を形成するというものがその基本的な構成である。そして、p側電極を透明電極とした場

合であれば、これらのp側及びn側の電極にそれぞれボンディングパッド部を形成して、リードフレームや基板にそれぞれワイヤボンディングされる。

【0004】一方、サファイア基板側から光を取り出すようにしたフリップチップ型の半導体発光素子では、p側電極を透明電極としないままでこのp側及びn側の電極のそれぞれにマイクロバンプを形成し、これらのマイクロバンプを基板またはリードフレームのp側及びn側に接続する構成が採用されている。

【0005】図3はフリップチップ型の半導体発光素子を利用したLEDランプの概略を示す縦断面図である。

【0006】図において、発光素子1は、絶縁性の透明なサファイア基板1aの表面に、たとえばGaNバッファ層、n型GaN層、InGaN活性層、p型AlGaN層及びp型GaN層を順に積層し、InGaN活性層を発光層としたものである。そして、n型GaN層の上面にn側電極20が、及びp型GaN層の上面にはp側電極30がそれぞれ蒸着法によって形成され、更にこれらのn側電極20及びp側電極30の上にはそれぞれマイクロバンプ4, 5を形成している。

【0007】発光素子1を搭載するリードフレーム6のマウント部6aには、発光素子1に外部から静電気が印加されないようにしてその破壊を防止するために、静電気保護素子としてツェナーダイオード7を設ける。このツェナーダイオード7は、導電性のAgペースト8によってマウント部6aに接着固定され、その上面にはp側及びn側の電極7a, 7bをそれぞれ形成したものである。

【0008】発光素子1は、サファイア基板1aが上面を向く姿勢としてツェナーダイオード7の上に搭載され、n側及びp側のマイクロバンプ4, 5をそれぞれツェナーダイオード7の電極7a, 7bに接合することによって電気的に導通させる。そして、リードフレーム6の上端部を含めて発光素子1の全体がエポキシ樹脂9によって封止され、図示の形状のLEDランプが構成される。

【0009】発光素子1への通電があるときには、半導体積層膜中のInGaN活性層が発光層となり、この発光層からの光がサファイア基板1a及びp側電極30の両方向へ向かう。そして、p側電極30を光透過しない反射型の積層膜としておくことにより、サファイア基板1aの上面からの発光輝度を最大としてこの面を主光取出し面とすることができる。

【0010】このようなLEDランプの製造においては、マイクロバンプ4, 5と電極7a, 7bとを電気的に導通させるとともに発光素子1をツェナーダイオード7の上に固定するため、たとえば導電性の接着剤を用いたり、超音波加熱圧着による接合が必要である。そして、超音波加熱圧着法による場合では、マイクロバンプ4, 5の先端を電極7a, 7bの表面に突き当たる状態

として加熱及び荷重を加えた状態で超音波を印加し、これらの部材どうしの溶融固化による接合が行われる。

【0011】

【発明が解決しようとする課題】マイクロバンプ4, 5の機能は、電極7a, 7bとの導通接続だけでなく、発光素子1の下面とツェナーダイオード7の上面との間にクリアランスを持たせることにより、これらの発光素子1とツェナーダイオード7との間の短絡を防止することである。したがって、マイクロバンプ4, 5は或る程度の高さ寸法を持つように形成することが必要であり、通常の場合では50 μm 程度の長さが最適とされている。

【0012】ところが、マイクロバンプ4, 5をn側電極20及びp側電極30に形成する方法は、Auワイヤの先端を球状にしてこの部分を電極上に押圧し、超音波と熱で球状部をつぶしながら電極上に溶着させた後、Auワイヤを引っ張ってその幹部で切断するというものであり、その成形方法からスタッドバンプと呼ばれることが多い。このようなスタッドバンプでは、たとえば蒸着法等による成膜方法とは異なって、高さ寸法すなわちn側及びp側の電極からの突き出し長さにばらつきを生じやすい。したがって、図3に示す発光素子1の例でも、マイクロバンプ4, 5の長さが不揃いになってしまふ恐れがある。

【0013】このようにマイクロバンプ4, 5の長さが一様でないと、発光素子1をツェナーダイオード7の上に搭載して圧着接合したとき、発光素子1の姿勢が傾いてしまう。たとえば、マイクロバンプ4のほうが他方のマイクロバンプ5よりも短いと、発光素子1は右下がりの姿勢となってその発光層も同じ姿勢をとることになる。したがって、発光素子1の向きはマイクロバンプ4, 5が揃っていないと、様々に変わってしまうことになり、多数のLEDランプの配列によるパネル等の場合では、各発光素子1からの配光性に一様性がなくなり、表示画像に好ましくない影響を及ぼすことになる。

【0014】また、マイクロバンプ4, 5自身は、発光素子1とツェナーダイオード7との間の短絡防止に十分貢献するが、各発光素子1のそれについてこれらのマイクロバンプ4, 5を形成する必要がある。したがって、n側電極20やp側電極30を金属蒸着法によって成膜した一次製品に対して、マイクロバンプ4, 5の付加という工程が必要となり、生産性及び歩留り向上の障害ともなる。

【0015】このように従来のマイクロバンプを用いる発光素子の搭載面側への接合構造では、発光素子の姿勢の乱れによる配光性の劣化を招くほか、マイクロバンプ形成用の高価なAuを消費してしまうという問題がある。

【0016】本発明において解決すべき課題は、発光素子の姿勢の均一化によって配光性を安定させるとともに成形工数も少なくして、生産性の向上が可能な半導体発

光装置を提供することにある。

【0017】

【課題を解決するための手段】本発明は、基板またはリードフレーム等の基材の搭載面にフリップチップ型の半導体発光素子を搭載し、この半導体発光素子のp側及びn側の電極を搭載面側の対応する電極に導通接続し、前記搭載面側と反対側の面を主光取出し面とするGaN系の半導体発光装置において、前記p側及びn側の電極を、前記半導体発光素子のp型層及びn型層のそれぞれの表面に金属蒸着膜によって形成し、これらの電極の厚さによって半導体発光素子と搭載面及びその電極との間に短絡干渉がない隙間を形成可能としてなることを特徴とする。

【0018】このような構成では、マイクロバンプを形成しないまま、発光素子のp側及びn側の電極によってできる間隔を発光素子と搭載面側との間の短絡干渉の防止に利用でき、しかも電極は金属蒸着膜によって形成されるので、その肉厚を均一にして発光素子の姿勢を一様に揃えることができる。

【0019】また、本発明の製造方法は、p側及びn側の電極を搭載面側の対応する電極に対して300～350°Cの温度雰囲気で加熱圧着して半導体発光素子を搭載面に接合することを特徴とする。

【0020】この製造方法では、加熱温度を300～350°Cとすることで、発光素子であるGaN系LEDに対して、特性の劣化や外見上の変色等の異常を生じることなく電極間はAu-Snの共晶により安定した接合を行うことができる。

【0021】

【発明の実施の形態】請求項1に記載の発明は、基板またはリードフレーム等の基材の搭載面にフリップチップ型の半導体発光素子を搭載し、この半導体発光素子のp側及びn側の電極を搭載面側の対応する電極に導通接続し、前記搭載面側と反対側の面を主光取出し面とするGaN系の半導体発光装置において、前記p側及びn側の電極を、前記半導体発光素子のp型層及びn型層のそれぞれの表面に金属蒸着膜によって形成し、これらの電極の厚さによって半導体発光素子と搭載面及びその電極との間に短絡干渉がない隙間を形成可能としてなるものであり、マイクロバンプを形成しないまま、発光素子のp側及びn側の電極によってできる間隔を発光素子と搭載面側との間の短絡干渉の防止に利用できるとともに、電極の肉厚を均一にして発光素子の姿勢を一様に揃えるという作用を有する。

【0022】請求項2の発明は、p側及びn側の電極の厚さを10～20 μm としてなる請求項1記載の半導体発光装置であり、このような電極の厚さであれば、発光素子と搭載面側との短絡干渉を確実に防止するという作用を有する。

【0023】請求項3の発明は、p側及びn側の電極を

それぞれT_iとAuとの積層膜とし、前記搭載面側の対応する電極をAuとSnとの合金としてなる請求項1または2記載の半導体発光装置であり、T_iはAuの付着力強化材料であり、Auは基板またはリードフレームの電極をAuとSnの合金とすることで、熱圧着時のAuとの共晶温度を低くできるという作用を有する。

【0024】請求項4に記載の発明は、前記基板の上に静電気保護素子を搭載して前記基材に導通させ、前記静電気保護素子の上に前記半導体発光素子をp側及びn側の電極が逆極性となる関係として搭載接合してなる請求項1から3のいずれかに記載の半導体発光装置であり、静電気保護素子によって半導体発光素子の静電破壊が防止されるという作用を有する。

【0025】請求項5の発明は、請求項1～4のいずれかに記載の半導体発光装置の製造方法であって、前記p側及びn側の電極を搭載面側の対応する電極に対して300～350°Cの温度雰囲気で加熱圧着して半導体発光素子を搭載面に接合する半導体発光装置の製造方法であり、発光素子であるGaN系LEDに対して、特性の劣化や外見上の変色等の異常を生じることがなく、電極間はAu-Snの共晶による安定した接合を行うことができるという作用を有する。

【0026】以下に、本発明の実施の形態の具体例を図面を参照しながら説明する。図1は本発明の一実施の形態による半導体発光装置の要部の拡大図、図2は発光素子の斜視図である。なお、発光素子はn側及びp側の電極の形状以外の構成は従来例のものと同じであってツェナーダイオードも同様であり、電極以外について同一部材には共通の符号で指示し、その詳細な説明は省略する。

【0027】図2において、発光素子1はサファイア基板1aの上面にn型層1b及びp型層1cを形成するとともに、これらのn型層1b及びp型層1cの上面にはそれぞれn側電極2及びp側電極3を形成している。そして、p型層1cの表面にはたとえばN_i、P_tの積層膜またはS_b、P_tの積層膜からなる銀白色の光反射膜1dを形成することにより、発光層からの光をこの光反射膜1dからサファイア基板1a方向に反射させるようにすることで、サファイア基板1aの下面を主光取出し面とすることができます。

【0028】n側電極2及びp側電極3は、たとえばTiとAuの合金を材料として蒸着法によって形成されたものであり、その高さ寸法は10～20μm程度である。そして、サファイア基板1aの底面を水平面上に位置させたとき、これらのn側及びp側の電極2、3の上端面の高さは正確に一致して同一平面内に含まれるように成形する。このような成形は、金属を用いた蒸着法であれば高い精度で可能であり、n側及びp側の電極2、3の上端面を平滑で一様な平面として形成することができる。

【0029】ツェナーダイオード7の上面に形成するp側及びn側の電極7a、7bの金属材料としては、発光素子1のn側及びp側の電極2、3を加熱圧着法によって接合することから、AuとSnの合金が好適である。この場合、AuとSnの最適比率は、Au:Sn=(3:9)～(3:11)程度であり、電極7a、7bの厚さは5μm程度とすることが好ましい。

【0030】発光素子1は、従来構造のものと同様に、サファイア基板1aをマウント部6aの搭載面と逆向きにして図1に示すようにツェナーダイオード7の上面に搭載される。このとき、n側電極2及びp側電極3はツェナーダイオード7のp側及びn側の電極7a、7bに直に加熱圧着法によって接合される。

【0031】この加熱圧着による発光素子1のn側及びp側の電極2、3とツェナーダイオード7の電極7a、7bとの接合は、加熱温度が300～350°Cの範囲であって加圧力は10g～20g程度の範囲であればよい。このような条件であれば、AuとSnの共晶がn側及びp側の電極2、3の表面で一様に進行するので、n側及びp側の電極2、3の接合端面がたとえば円弧状の凸面等に変形することが防止され、発光素子1の姿勢が傾くことを防止できる。また、この温度範囲であれば、発光素子であるGaN系LEDの特性が劣化することのない加熱圧着が可能である。

【0032】ここで、従来のGaN系化合物半導体発光素子におけるp側及びn側の電極の厚さは1～2μm程度であり、したがって本発明においてはp側及びn側の電極2、3の厚さは従来構造に比べると10倍程度大きい。そして、従来例で示したマイクロバンプ4、5の厚さは約30μm程度であって、発光素子1とツェナーダイオード7との間の間隔を保って短絡を防止するのに十分な厚みを持つ。

【0033】一方、本発明においては、n側電極2を20μmの厚さ及びp側電極3を10μmの厚さとした場合、従来のマイクロバンプ4、5による隙間よりは小さいが、最小でp側電極3によって10μmの隙間を確保することができる。そして、この10μm程度の隙間であれば、発光素子1とツェナーダイオード7との間の接觸を避けることができ、短絡についての問題は生じない。

【0034】また、TiとAuの合金を材料とする発光素子1のn側及びp側の電極2、3と、AuとSnとの合金であるツェナーダイオード7の電極7a、7bとの加熱圧着であれば、300°C～350°Cという比較的低温で均一にAuとSnの共晶による接合を行うことができるとともに、光反射膜1dとの接合もTiにより付着強度を強く保つことができる。

【0035】以上の構成において、発光素子1に金属蒸着法によって形成したn側及びp側の電極2、3は、ツェナーダイオード7との接合端面までの長さを高精度で

製作できるので、電極7a, 7bの表面に突き合わせして接合したとき、発光素子1の姿勢が傾くことが防止される。そして、n側及びp側の電極2, 3の接合端面も一様な平坦面として形成することで、電極7a, 7bに対して適正な接合が可能となり、発光素子1の傾斜を更に一層効果的なくすことができる。

【0036】更に、加熱圧着による熱や圧力の負荷条件を、n側及びp側の電極2, 3の接合端面がたとえば突き出し方向に膨出変形することができない範囲に設定することで、これらの電極2, 3の接合端の平坦度を高く維持できる。

【0037】したがって、発光素子1をツェナーダイオード7に対して正しい姿勢として接合でき、多数の発光素子1を配列するディスプレイパネルであっても、配光性に優れた鮮明な画像を再生することができる。

【0038】なお、以上の実施の形態では、発光素子をツェナーダイオードに搭載する例を示したが、リードフレームや基板に搭載する場合でも本発明が適用できることは無論である。

【0039】

【発明の効果】請求項1の発明では、肉厚としたp側及びn側の電極を干渉短絡防止のための隙間を形成するのに兼用するので、従来のようにマイクロバンプを形成する工程がなくなり、製造歩留りの向上が図れる。また、電極を金属蒸着膜によって形成するので、その肉厚及び接合端面の精度を高く維持することができ、発光素子の姿勢の乱れのないアセンブリが可能となる。

【0040】請求項2の発明では、p側及びn側の電極の厚さを10~20μmとすることで、発光素子と搭載面側との間の短絡を確実に防止できる。

【0041】請求項3の発明では、p側及びn側の電極の材料をTiとAuの積層膜とすることで、発光素子との付着強度及び基板またはリードフレーム側のAuとS

nとの合金からなる電極と比較的の低温で熱圧着が可能になり、製造上の歩留りの向上が図られる。

【0042】請求項4の発明では、静電気保護素子を備えることによって、静電耐圧が低いGaN系の半導体発光素子の静電耐圧を上げることができ、過電流等による静電破壊が防止される。

【0043】請求項5の発明では、加熱温度を300°C~350°Cとすることで、GaN系発光素子の特性を劣化させることなく、しかも電極間はAu, Snの一様な共晶による安定した接合が得られる。

【図面の簡単な説明】

【図1】本発明の一実施の形態を示す図であって、マウント部上のツェナーダイオードに発光素子を加熱圧着した状態を示す図

【図2】発光素子の概要を示す斜視図

【図3】従来のフリップチップ型の発光素子を備えたLEDランプの概略縦断面図

【符号の説明】

1 発光素子

1a サファイア基板

1b n型層

1c p型層

1d 光反射膜

2 n側電極

3 p側電極

4, 5 マイクロバンプ

6 リードフレーム

6a マウント部


7 ツェナーダイオード

7a, 7b 電極


8 Agペースト

9 エポキシ樹脂

【図1】



【図2】



【図3】

